(30) Données relatives à la priorité:

99/02823



## DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

(51) Classification internationale des brevets 7: WO 00/54067 (11) Numéro de publication internationale: **A1** G01R 31/3185 (43) Date de publication internationale: 14 septembre 2000 (14.09.00)

FR

PCT/FR00/00559 (21) Numéro de la demande internationale:

(22) Date de dépôt international: 7 mars 2000 (07.03.00)

(71) Déposant (pour tous les Etats désignés sauf US): FRANCE TELECOM [FR/FR]; 6, place d'Alleray, F-75015 Paris (FR).

8 mars 1999 (08.03.99)

(72) Inventeur; et

(75) Inventeur/Déposant (US seulement): BARTHEL, Dominique [FR/FR]; 161, chemin du Ballois, F-38190 Bernin (FR).

(74) Mandataires: MARTIN, Jean-Jacques etc.; Cabinet Regimbeau, 26, avenue Kléber, F-75116 Paris (FR).

(81) Etats désignés: JP, KR, US, brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Publiée

Avec rapport de recherche internationale.

(54) Title: METHOD FOR TESTING INTEGRATED CIRCUITS WITH MEMORY ELEMENT ACCESS

(54) Titre: PROCEDE DE TEST DE CIRCUITS INTEGRES AVEC ACCES A DES POINTS DE MEMORISATION DU CIRCUIT


## (57) Abstract

The invention concerns a method for testing an integrated circuit comprising memory elements (140) and a boundary scan chain (120) wherein on the memory elements (140) can be written and/or read on the memory elements via an access path (150) to the memory elements (140) from a terminal (108) external to the circuit. The invention is characterised in that it consists in activating the boundary scan chain (120) to impose and/or observe logic levels on the integrated circuit inputs/outputs (120).

## (57) Abrégé

L'invention concerne un procédé pour tester un circuit intégré comprenant des points de mémorisation (140) et une chaîne de Boundary Scan (120), dans lequel on écrit et/ou on lit sur les points de mémorisation (140) par l'intermédiaire d'un chemin d'accès (150) aux points de mémorisation (140) depuis une borne extérieure (108) du circuit, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) pour imposer et/ou observer des niveaux

logiques sur les entrées/sorties (120) du circuit intégré.



## UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Amiénie `	FI	Finlande	LT	Lituanie	· SK	Slovaquie
AT	Autriche	FR	France	LU	Luxembourg	SN	Sénégal
ΑU	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
ΑZ	Azerbaĭdjan	GB	Royaume-Uni	MC	Monaco	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Faso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgarie	HU	Hongrie	ML	Mali	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MN	Mongolie	UA	Ukraine
BR	Brésil	IL	Israël	MR	Mauritanie	UG	Ouganda
BY	Bélarus	. IS	Islande	MW	Malawi	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	MX	Mexique	UZ.	Ouzbékistan
CF	République centrafricaine	JP	Japon	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	YU	Yougoslavie
СН	Suisse	KG	Kirghizistan	NO	Norvège	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zélande		
СМ	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
CU	Cuba	ΚZ	Kazakstan	RO	Roumanie		
CZ	République tchèque	LC	Sainte-Lucie	RU	Fédération de Russie		
DE	Allemagne	LI	Liechtenstein	SD	Soudan		
DK	Danemark	LK	Sri Lanka	SE	Suède		
EE	Estonie	LR	Libéria	SG	Singapour		